FPGAs מודרניים מבית XILINX: סדרת VIRTEX. נתוני התייחסות

אנציקלופדיה של רדיו אלקטרוניקה והנדסת חשמל / יישום של מיקרו-מעגלים

 הערות למאמר

בשנת 2014, חברת Xilinx האמריקאית חוגגת 30 שנה להיווסדה. כבר בשלב מוקדם של קיומה, ב-1984, הציעה החברה סוג חדש של מעגלים לוגיים - גבישי מטריקס בסיסיים הניתנים לתכנות מחדש על ידי המשתמש (Field Programmable Gate Array, או FPGA). ICs העניקו למעצב האלקטרוניקה את היתרונות של גבישי מטריצה ​​בסיסיים סטנדרטיים תוך שהם מאפשרים עיצוב, תצורה, איתור באגים, תיקון באגים וקביעת תצורה מחדש של ה-IC באתר העבודה. כתוצאה מכך, גמישות המכשיר השתפרה וזמן היציאה לשוק של מוצרים מוגמרים הצטמצם משמעותית. מהם ההישגים של Xilinx עד היום?

מבוא

היום, Xilinx משחררת מספר סדרות של FPGAs. הם מחולקים ל-FPGA - גבישי מטריקס בסיסיים הניתנים לתכנות מחדש על ידי המשתמש - ו-CPLD (Complex Programmable Logic Devices) - התקני לוגיקה מורכבים הניתנים לתכנות. בכל סדרה - ממשפחה אחת עד מספר משפחות, המכילות, בתורן, מעגלים מיקרו שונים בקיבולת, מהירות וסוג החבילה (ראה איור). המאפיינים העיקריים של Xilinx FPGAs (נכון לתחילת 2004):

• כמות משמעותית של משאבים: יותר מ-10 מיליון שערי מערכת לכל שבב;
• ביצועים גבוהים: תדרי מערכת מעל 400 מגה-הרץ;
• טכנולוגיית ייצור מבטיחה: סטנדרטים טופולוגיים עד 90 ננומטר, מתכות בת תשע שכבות, כולל נחושת;
• ארכיטקטורה גמישה ביותר עם תכונות מערכת רבות: זיכרון RAM מבוזר וחסום פנימי, לוגיקה של העברה מהירה, מאגרים פנימיים של מצב שלישי וכו';
• אפשרות לאתחול ואימות באמצעות JTAG;
• אפשרות לתכנות ישירות במערכת;
• מגוון רחב של מוצרים: ממעגלי מיקרו זולים ופשוטים יחסית להטמעת פרויקטים לוגיים בקנה מידה גדול ועד למורכבים מאוד ליצירת כלי עיבוד אותות דיגיטליים במהירות גבוהה, מידול ויצירת אב טיפוס של סוגים חדשים של מעבדים, התקני מחשוב וכו';
• מחזור עיצוב קצר וזמן קומפילציה נמוך;
• כלי עיצוב לא יקרים (כולל חינמיים).

Xilinx מייצרת FPGAs המבוססים על שלושה סוגי זיכרון:

• SRAM (סוג FPGA). במקרה זה, תצורת המעגל מאוחסנת בזיכרון הפנימי, "הצל", ה-RAM, והאתחול מתבצע ממערך זיכרון חיצוני. ניתן לטעון את רצף התצורה (ביטסטרים) ל-FPGA ישירות במערכת ולטעון מחדש מספר בלתי מוגבל של פעמים. אתחול ה-FPGA מתבצע באופן אוטומטי מ-ROM האתחול החיצוני כאשר מתח האספקה ​​מופעל או נאלץ על ידי אות מיוחד. תהליך האתחול אורך 20-200 אלפיות השנייה, במהלכו פיני ה-FPGA נמצאים במצב של התנגדות גבוהה (נמשכים עד ליחידה לוגית). FPGAs מסוג זה כוללים מיקרו-מעגלים מסדרת Virtex, Spartan;
• זיכרון פלאש. התצורה מאוחסנת בזיכרון הבזק הפנימי שאינו נדיף וניתן לדרוס אותה בכל עת ישירות מהמחשב דרך יציאת ה-JTAG, ומבטל את הצורך במתכנת. באמצעות JTAG, ניתנת גם בדיקה פנימית של המעגל. טכנולוגיה זו משמשת עבור CPLDs ממשפחת XC9500;
• EEPROM. ב-FPGAs כאלה, התצורה מאוחסנת ב-EEPROM פנימי לא נדיף, ובכל עת ניתן לדרוס אותה ישירות מהמחשב. CPLDs ממשפחת CoolRunner מיוצרים באמצעות טכנולוגיה זו.

במהלך שלב ניפוי הבאגים, ניתן להוריד את התצורה ממחשב באמצעות שלושה סוגי כבלים: MultiPRO Desktop Tool, Parallel Cable IV וכבל MultiLinx. כל הכבלים תומכים בתכנות שבב CPLD ללא יציאת JTAG. בעת בחירת כבל, יש צורך לקחת בחשבון את המאפיינים שלהם, המפורטים להלן:

כלי שולחני MultiPRO מתחבר ליציאה מקבילה למחשב, תומך בתכנות/קונפיגורציה בתוך המערכת של כל רכיבי ה-FPGA של Xilinx, כמו גם תכנות לא מקוון של רכיבי FPGA ממשפחת CoolRunner-ll ו-PROMs מסדרת XC18V00 ו-PlatformFlash. יחד עם זאת, הנוכחות בסט אחד גם של המתכנת עצמו וגם של כבל ההורדה אפשרה להוזיל את העלות של סט כלים לניפוי ותכנות;

כבל מקביל IV מתחבר ליציאה מקבילה למחשב, תומך בתכנות אתחול FPGA ו-CPLD, וחזרת תצורה דרך יציאת JTAG. מתח האספקה ​​מסופק ממקור חיצוני של 5V. משלוח הכבל כולל מתאם המיועד לספק מתח לכבל מיציאת PS/2 של המחשב;

כבל MultiLinx מתחבר ליציאת RS-232 של מחשב או תחנת עבודה, כמו גם ליציאת USB של מחשב. מתח האספקה ​​(5; 3,3; 2,5 V) מסופק מהלוח.

אורז. 1. Xilinx FPGA

Xilinx מציעה סט שלם של תוכנות המאפשרות לך ליישם פרויקט המבוסס על ה-FPGAs שפורסמו. התוכנה כוללת קלט סכמטי וטקסט, סינתזת VHDL/Verilog, סימולציה פונקציונלית, מעקב קריסטל, סימולציה שלאחר עקבות ועוד. בנוסף, Xilinx מפתחת מודולים מיוחדים, מה שמכונה הליבות הלוגיות, שיכולות לשמש כרכיבי ספרייה בעת תכנון התקנים מבוססי FPGA.

סיווג קצר של מעגלים מודרניים של XILINX

עד כה, רכיבי ה-FPGA של Xilinx הם המבטיחים ביותר:

• Virtex מסדרת FPGA;
• FPGA מסדרת Spartan, למעט שבבים ממשפחת Spartan (מתח אספקה ​​5 V) ו-Spartan-XL (3,3 V);
• סדרת CPLD XC9500;
• CPLD מסדרת CoolRunner-ll.

השימוש בסדרות Xilinx FPGA אחרות המיוצרות כעת בפיתוחים חדשים אינו מומלץ. לכן, לא נשקול אותם.

סדרת VIRTEX

סדרת FPGA כוללת ארבע משפחות: Virtex, Virtex-E, Virtex-ll ו-Virtex-ll Pro. סדרת Virtex, שפורסמה בסוף 1998, הרחיבה את רכיבי ה-FPGA המסורתיים מסוג FPGA עם סט רב עוצמה של תכונות לפתרון אתגרי תכנון מערכות בעלות ביצועים גבוהים. סדרת FPGA כוללת ארכיטקטורה גמישה המורכבת ממטריצה ​​של בלוקים לוגיים הניתנים להגדרה (Configurable Logic Blocks - CLB) מוקפים בלוקי I/O הניתנים לתכנות (Input-Output Blocks - SE). לוגיקה ייעודית של הילוך יתר עבור אריתמטיקה במהירות גבוהה, תמיכה במכפיל ייעודי, שרשראות ניתנות לדלג לפונקציות בעלות קלט גבוה, ריגרים/תפסים מרובים התומכים בשעון עם איפוס והגדרה סינכרוני/אסינכרוני, אוטובוסים פנימיים תלת-מצביים מאזנים מהירות וצפיפות אריזה לוגית.

המערכת ההיררכית של רכיבי זיכרון של המיקרו-מעגלים מסדרת כוללת: זיכרון מבוזר המבוסס על טבלאות חיפוש עם ארבע כניסות (4-LUT - Look-Up Table), המוגדר כ-16-bit RAM או כ-16-bit shift; זיכרון בלוק מובנה (כל בלוק מוגדר כ-RAM סינכרוני עם יציאות כפולות) ומתממשקים למודולי זיכרון חיצוניים. FPGAs של הסדרה תומכים ברוב תקני ה-I/O (טכנולוגיית ™SelectIO), ו-FPGAs של משפחות מאוחרות יותר תומכים בתקני העברת אותות דיפרנציאליים - LVDS (אותות דיפרנציאליים במתח נמוך), BLVDS (Bus LVDS), LVPECL (פולט חיובי מתח נמוך- לוגיקה מצמדת). מסופקים מעגלי בקרת תזמון מובנים במהירות גבוהה. העיצוב מתבצע באמצעות חבילת התוכנה ISE (Integrated Software Environment) הפועלת על מחשב או תחנת עבודה: ISE BaseX, ISE Foundation, ISE Alliance. שבבים מסדרת Virtex מיוצרים עם נורמות טופולוגיות של 0,22-0,15 מיקרון ומתכת רב-שכבתית. כל המיקרו-מעגלים של הסדרה נבדקו 100% במפעל.

בואו נסתכל מקרוב על המשפחות העיקריות של מעגלים מיקרוניים הכלולים בסדרת Virtex.

משפחת וירטקס - הדור הרביעי של שבבי FPGA לאחר שחרורו ב-1984 של ה-FPGA הראשון מסוג זה. בפעם הראשונה, מעגלי FPGA של המשפחה אפשרו ליישם לא רק פונקציות לוגיות רגילות, אלא גם פעולות שעדיין מבוצעות על ידי מוצרים מיוחדים נפרדים. עם הופעתה של משפחת Virtex, רכיבי FPGA עברו מקטגוריית המעגלים הלוגיים המחוברים לקטגוריית המכשירים הניתנים לתכנות המשמשים כמרכז המערכות הדיגיטליות.

המאפיינים העיקריים של משפחת Virtex של FPGAs הם: ביצועים גבוהים (עד 200 מגה-הרץ), קיבולת לוגית גדולה (50 אלף-1 מיליון שערי מערכת), מתח אספקת ליבה 2,5 וולט, תאימות לאפיק 66 מגה-הרץ PCI, תמיכה ב- פונקציית "החלפה חמה" עבור Compact PCI (טבלה 1). השבבים המשפחתיים תומכים ב-16 תקני I/O בעלי ביצועים גבוהים, כולל LVTTL, LVCMOS2, PCI33, PCI66, GTL/GTL+, SSTL, HSTL, AGP ו-CTT, וכן חיבור ישיר למכשירי KZBTRAM. מעגלי בקרת השעון המובנים כוללים ארבעה מודולי DLL-Delay-Locked Loop מובנים וארבע רשתות הפצת שעונים בשטח רחב עם זמני קצה נמוכים בתוספת 24 רשתות שעון מקומיות. כל בלוק של זיכרון מובנה מוגדר כזיכרון RAM עם יציאות כפולות סינכרוניות של 4Kb (קיבולת כוללת מרבית 128Kb).

טבלה 1. פרמטרים של מיקרו-מעגלים ממשפחת הווירטקסים

מיקרו-מעגלים מהמשפחה מיוצרים על פי טכנולוגיית CMOS של 0,22 מיקרון עם מתכת חמש שכבות.

משפחת Virtex-E, שיצא כבר בספטמבר 1999, דומה במאפיינים ובמאפיינים שלו ל-ASICs מיוחדים. שבבי FPGA של המשפחה מיועדים לחילופי נתונים ומערכות עיבוד אותות דיגיטליים. בהשוואה למיקרו-מעגלים מהמשפחה הראשונה, הם מאופיינים בביצועים גבוהים יותר (תדר מערכת עד 320 מגה-הרץ) ובקיבולת לוגית גדולה יותר (מעל 2 מיליון שערי מערכת, טבלה 2). כמו המשפחה הקודמת, טכנולוגיית SelectIO™ מספקת תמיכה בתקני I/O מרובים, כולל, לראשונה, תקני שידור דיפרנציאליים - LVDS, BLVDS, LVPECL. השבבים המשפחתיים תומכים ב-32/64 סיביות, 33/66 מגה-הרץ PCI. מתח אספקת הליבה הוא 1,8 וולט. מערכת הזיכרון התלת-מפלסית ההיררכית זהה במבנה למשפחה הקודמת. אבל הקיבולת המקסימלית של זיכרון בלוק גדלה פי 8,75 - עד 1120 kbit. ישנם גם ממשקים מהירים ל-RAM חיצוני עם ביצועים גבוהים כגון 200MHz ZBTSRAM ו-200Mbps DDR SDRAM.
הופעתה של משפחת השבבים Virtex-E התאפשרה על ידי המעבר מטכנולוגיית CMOS של 0,22 מיקרומטר עם ציפוי חמש שכבות לתהליכים של 0,18 מיקרומטר וציפוי שש שכבות.

לפיכך, במיקרו-מעגלים של משפחה זו, בהשוואה ל-Virtex, גדלים הבאים:

• יכולת לוגית שווה ערך (פי שלוש);
• מספר תקני I/O נתמכים (מ-17 עד 20);
• המספר המרבי של אנשי קשר קלט-פלט משתמש (בפי 1,5, מ-512 עד 804);
• ביצועים של יחידות קלט/פלט (פי 1,5 - מ-200 עד 320 מגה-הרץ);
• מספר מודולי כוונון ההשהיה המובנים - מודולי DLL (פעמיים - מארבע עד שמונה);
• מספר בלוקי קלט/פלט משתמש (עד 560).

טבלה 2. פרמטרי שבב משפחת Virtex-E

מערכות רשת והדמיה רבות עם ביצועים גבוהים דורשות כמויות גדולות של זיכרון RAM. בתגובה, Xilinx הוציאה גרסת זיכרון גדולה יותר של משפחת Virtex-E בתחילת 2000, Virtex-EM (XCV504E ו-XCV812E).

טבלה 3. פרמטרים של שבבים בעלי קיבולת זיכרון בלוקים מוגברת של משפחת Virtex-EM

מיקרו-מעגלים אלו הם פלטפורמה יעילה ואמינה לבניית מערכות מיתוג עם קצב שידור של 160 Gbit/s (טבלה 3). התפוקה הגבוהה הושגה על ידי הגדלת גודל זיכרון הבלוק שתי היציאות ל-1 Mbit ושימוש בשתי שכבות (חלוקת אותות עליונים ושעון) במתכת שש השכבות, שנעשתה בטכנולוגיית נחושת.

משפחת Virtex II מיישמת אידיאולוגיה חדשה ליצירת פלטפורמות FPGA, המאפשרת FPGAs להפוך למרכיב העיקרי של מכשיר דיגיטלי. על שבב אחד ממשפחת Virtex-ll, ניתן ליצור מערכת דיגיטלית מורכבת עם קיבולת לוגית של עד 8 מיליון שערי מערכת. יחד עם זאת, בהשוואה למעגל משולב בהתאמה אישית של אותה פונקציונליות, זמן הפיתוח מצטמצם משמעותית. משפחת Virtex-ll כוללת 11 מיקרו-מעגלים שונים בקיבולת לוגית (טבלה 4).

טבלה 4. פרמטרים עיקריים של ה-FPGA של משפחת Virtex-ll

המשפחה מתאימה לעיצוב של מחלקה רחבה של מערכות אינטגרציה גבוהות וגבוהות, כגון התקני תקשורת נתונים והתקני עיבוד אותות דיגיטליים. שבבים ממשפחת Virtex-ll מיישמים פתרונות מלאים בתחום הטלקומוניקציה, מערכות רשת, תקשורת אלחוטית, עיבוד אותות דיגיטלי באמצעות ממשקים עם PCI, LVDS ו-DDR. דוגמה לפתרונות כאלה היא הטמעת מעבדי PowerPC 405 ו-MicroBlaze. טכנולוגיית ה-CMOS המשמשת לייצור מיקרו-מעגלים עם נורמות טופולוגיות של 0,12-0,15 מיקרון ושמונה שכבות של מתכת מאפשרת ליישם פרויקטים במהירות גבוהה וצריכת חשמל נמוכה.

הקיבולת הלוגית של מיקרו-מעגלים ממשפחת Virtex-ll היא 40-8 מיליון שערי מערכת בשבב, תדר השעון הפנימי עולה על 400 מגה-הרץ, קצב החלפת הנתונים הוא יותר מ-840 מגה-ביט לשנייה לכל פין קלט-פלט אחד. כמות הזיכרון המבוזר מגיעה ל-1,5 Mbit, הזיכרון המובנה, המיושם על בלוקים של RAM עם יציאות כפולות בקיבולת של 18 Kbit כל אחד, הוא 3 Mbit. מסופקים ממשקים למודולי זיכרון חיצוניים כגון DDR-SDRAM, QDR™-SRAM ו-Sigma RAM.

המיקרו-מעגלים של המשפחה מכילים בלוקים מכפילים 18x18 סיביות, עד 93184 רגיסטרים/תפסים עם הפעלת שעון ואיפוס והגדרה סינכרוני/אסינכרוני, ו-93184 מחוללי פונקציות (4-LUTs). בקרת תזמון מסופקת על ידי עד 12 מודולי בקרת תזמון (DCM) ו-16 מרובי שעון גלובליים. מספק כוונון עדין של קצוות השעון, כפל תדרים, חלוקת תדרים, שינוי פאזה ברזולוציה גבוהה והגנת EMI.

טכנולוגיית ה-Active Interconnect המשמשת מאפשרת להשיג מבנה ניתוב מפולח מהדור הרביעי עם עיכובים צפויים שאינם תלויים בגורם הפצת הפלט.

עד 1108 בלוקי קלט/פלט הניתנים לתכנות על ידי משתמש, 19 תקני קלט/פלט חד-קוטבי ושישה תקני קלט/פלט דיפרנציאליים תומכים ברוב תקני האותות הדיגיטליים. אוגרי קלט ויציאה של קצב נתונים כפולים מובנים מספקים איתות LVDS במהירות 840 Mbps. קיבולת זרם ניתנת לתכנות - 2-24 mA ליציאה.

העכבה של כל בלוק I/O ניתנת לתכנות. שבבי Virtex-ll תואמים לאפיקי PCI-133/66/33 MHz. ישנם חמישה מצבי טעינת תצורה. הצפנת רצף התצורה מתבצעת על פי תקן TRIPLE DES, תמיכת תצורה - על פי תקן IEEE 1532. ניתן לבצע קונפיגורציה חלקית. מתח האספקה ​​של ליבת הגביש הוא 1,5 וולט, בלוקי ה-I/O - 1,5-3,3 וולט, בהתאם לתקן האות המתוכנת.

שבבים מיוצרים באמצעות טכנולוגיית CMOS עם תקני עיצוב של 0,15 מיקרומטר (אורך התעלה של טרנזיסטורים מהירים הוא 0,12 מיקרומטר) ושמונה שכבות של מתכת.

משפחת Virtex-ll Pro נועד ליצור מערכות המבוססות על ליבות IP חכמות ומודולים מותאמים אישית הניתנים לפרמטרים. המיקרו-מעגלים של המשפחה מותאמים ליישום פתרונות מלאים בתחום הטלקומוניקציה, תקשורת אלחוטית, רשתות, וידאו ועיבוד אותות דיגיטליים. לראשונה, ארכיטקטורת השבבים כוללת מקלטי משדר מרובי סיביות של RocketIO וליבות מעבד PowerPC. הם מיוצרים בטכנולוגיית CMOS עם נורמה טופולוגית של 0,13 מיקרון ומתכת נחושת בת תשע שכבות, מה שאפשר להקטין את גודל הגביש וצריכת החשמל לעומת השבבים של הסדרה הקודמת.

טבלה 5. פרמטרים עיקריים של ה-FPGA של משפחת Virtex-ll Pro

הארכיטקטורה של מטריצות Virtex-ll ו- Virtex-ll Pro זהה. רוב המאפיינים הטכניים תואמים אף הם (טבלה 5). ההבדלים בין השבבים של שתי המשפחות הם כדלקמן:

• ערך גבול תחתון של מתח האספקה ​​ההיקפי: 2,5 וולט לעומת 3,3 וולט עבור סדרת Virtex-ll;
• ביצועים גבוהים יותר של Virtex-ll Pro;
• רצף pinout ותצורה שונה, אם כי ניתן להעביר עיצובים שנעשו על שבבים מסדרת Virtex-ll לשבבי Virtex-ll Pro;

סדרת Virtex-ll Pro היא משפחת FPGAs הראשונה של FPGA הכוללת מקלטי RocketIO מובנים וליבות מעבד PPC405.

RocketIO הוא מקלט משדר טורי דופלקס מלא (SERDES) התומך בחיבורים מ-2 עד 24 ערוצים עם רוחבי פס מ-622 Mbps עד 3,125 Gbps. קצב העברת נתונים דו-כיווני -120 GB/s. בכל ערוץ מתאפשרת לולאת משוב פנימית. למקלט המשדר מאפיינים כגון יצירת ושחזור שעון מובנה (CDR), השוואת תדרים על ידי הכנסת/מחיקת תווים, תיחום פסיק לתכנות, ממשק פנימי של 8, 16 או 32 סיביות, מקודד 8/10 סיביות, ומפענח. RocketIO תואם לפרוטוקולי שידור של Fibre Channel, Gigabit Ethernet, 10Gb Attachment Unit Interface (XAUI) ומקלטי משדר פס רחב. סיום מקלט/משדר פנימי הניתנים להגדרה על ידי המשתמש הם 50/75 אוהם. חמש רמות של מתח הפרש מוצא מסופקות, ניתן לבחור ארבע רמות של דגש מראש. מתח אספקת מקלט משדר 2,5 וולט.

יחידת המעבד PowerPC היא ליבה משובצת עם תדר שעון של עד 400 מגה-הרץ עם ארכיטקטורת הרווארד, נתיב העברת נתונים בצנרת של חמישה שלבים, וכפל/חלוקת חומרה. הבלוק מכיל גם שלושים ושניים רגיסטרים למטרות כלליות של 32 סיביות, הוראות דו-כיווניות אסוציאטיביות ומטמוני נתונים בקיבולת של 16 Kb כל אחד, בלוק ניהול זיכרון, 64 כניסות תרגום מבט הצידה (TLBs), ספיישל מובנה. ממשק זיכרון. גדלי העמודים יכולים להשתנות בין 1K ל-16 Mbps. יש טיימר מובנה. יחידת המעבד תומכת בארכיטקטורת אפיק IBM CoreConnect, פעולות ניפוי באגים ומעקב. צריכת החשמל שלו נמוכה: 0,9 mW/MHz.

FPGA מסדרת Virtex המבוססת על טכנולוגיה תעשייתית מתקדמת, הכוללת ביצועים גבוהים ויעילות עלות, היא אחד מהסוגים העיקריים של מעגלים לוגיים ניתנים לתכנות המשמשים מפתחים ברחבי העולם. ומאז השקתם במרץ 2002, Xilinx שלחה למעלה מ-100 ליבות PowerPC המבוססות על שבבי Virtex-ll Pro FPGA.

מחבר: מ' קוזלין; פרסום: cxem.net

ראה מאמרים אחרים סעיף יישום של מיקרו-מעגלים.

תקרא ותכתוב שימושי הערות על מאמר זה.

<< חזרה

חדשות אחרונות של מדע וטכנולוגיה, אלקטרוניקה חדשה:

עור מלאכותי לחיקוי מגע 15.04.2024

בעולם טכנולוגי מודרני בו המרחק הופך להיות נפוץ יותר ויותר, חשוב לשמור על קשר ותחושת קרבה. ההתפתחויות האחרונות בעור מלאכותי על ידי מדענים גרמנים מאוניברסיטת Saarland מייצגים עידן חדש באינטראקציות וירטואליות. חוקרים גרמנים מאוניברסיטת Saarland פיתחו סרטים דקים במיוחד שיכולים להעביר את תחושת המגע למרחקים. טכנולוגיה חדשנית זו מספקת הזדמנויות חדשות לתקשורת וירטואלית, במיוחד עבור אלה שמוצאים את עצמם רחוקים מיקיריהם. הסרטים הדקים במיוחד שפיתחו החוקרים, בעובי של 50 מיקרומטר בלבד, ניתנים לשילוב בטקסטיל וללבוש כמו עור שני. סרטים אלה פועלים כחיישנים המזהים אותות מישוש מאמא או אבא, וכמפעילים המשדרים את התנועות הללו לתינוק. הורים הנוגעים בבד מפעילים חיישנים המגיבים ללחץ ומעוותים את הסרט הדק במיוחד. זֶה ... >>

פסולת חתולים של Petgugu Global 15.04.2024

טיפול בחיות מחמד יכול להיות לעתים קרובות אתגר, במיוחד כשמדובר בשמירה על ניקיון הבית שלך. הוצג פתרון מעניין חדש של הסטארטאפ Petgugu Global, שיקל על בעלי החתולים ויעזור להם לשמור על ביתם נקי ומסודר בצורה מושלמת. הסטארט-אפ Petgugu Global חשפה אסלת חתולים ייחודית שיכולה לשטוף צואה אוטומטית, ולשמור על הבית שלכם נקי ורענן. מכשיר חדשני זה מצויד בחיישנים חכמים שונים המנטרים את פעילות האסלה של חיית המחמד שלכם ופועלים לניקוי אוטומטי לאחר השימוש. המכשיר מתחבר למערכת הביוב ומבטיח פינוי פסולת יעיל ללא צורך בהתערבות של הבעלים. בנוסף, לאסלה קיבולת אחסון גדולה הניתנת לשטיפה, מה שהופך אותה לאידיאלית עבור משקי בית מרובי חתולים. קערת המלטה לחתולים של Petgugu מיועדת לשימוש עם המלטה מסיסת במים ומציעה מגוון זרמים נוספים ... >>

האטרקטיביות של גברים אכפתיים 14.04.2024

הסטריאוטיפ שנשים מעדיפות "בנים רעים" כבר מזמן נפוץ. עם זאת, מחקר עדכני שנערך על ידי מדענים בריטים מאוניברסיטת מונאש מציע נקודת מבט חדשה בנושא זה. הם בדקו כיצד נשים הגיבו לאחריות הרגשית של גברים ולנכונותם לעזור לאחרים. ממצאי המחקר עשויים לשנות את ההבנה שלנו לגבי מה הופך גברים לאטרקטיביים לנשים. מחקר שנערך על ידי מדענים מאוניברסיטת מונאש מוביל לממצאים חדשים לגבי האטרקטיביות של גברים לנשים. בניסוי הראו לנשים תצלומים של גברים עם סיפורים קצרים על התנהגותם במצבים שונים, כולל תגובתם למפגש עם חסר בית. חלק מהגברים התעלמו מההומלס, בעוד שאחרים עזרו לו, כמו לקנות לו אוכל. מחקר מצא שגברים שהפגינו אמפתיה וטוב לב היו מושכים יותר לנשים בהשוואה לגברים שהפגינו אמפתיה וטוב לב. ... >>

חדשות אקראיות מהארכיון מכונה הגורם העיקרי לרעידות אדמה 06.10.2017 קבוצה של סייסמולוגים אמריקאים הכינה דו"ח על האיום הגובר של רעידות אדמה על הפלנטה. מדענים מקשרים את העלייה והעלייה ברעידות עם פעילות אנושית. לדברי חוקרים, הגורם האנתרופוגני על תופעות טבע, כולל רעידות אדמה, אינו מוטל בספק. מדי שנה, עדכון טכנולוגיות, למשל, בתעשיית הנפט והגז אינו מספק שיפור אמצעי האבטחה. פיצוצים הידראוליים המשמשים בכרייה מובילים בהכרח לטלטול ולהזזה של לוחות ליתוספירים, כמו גם להופעת תקלות חדשות בקרום כדור הארץ. מומחים אומרים על הסכנה הפוטנציאלית של שינויים רעיוניים בקרום כדור הארץ, שיובילו לתוצאות קטסטרופליות. מסוכנות במיוחד הן הפיתוחים של מה שנקרא נשק אקלים. עד כה מתקיימים דיונים בקהילה המדעית על רעידת האדמה מול חופי יפן, שבעקבותיה נפגעה תחנת הכוח הגרעינית בפוקושימה. נראה שהגרסה על השינוי המלאכותי של לוחות ליתוספריים אינה קונספירטיבית גרידא.

עוד חדשות מעניינות:

▪ 30V HEXFET MOSFET

▪ סוללה 3,5 מ"מ לאלקטרוניקה לבישה

▪ חוט חשמלי של DNA

▪ אינטרנט מהיר בין כדור הארץ לירח

▪ מערכת פנסים קדמיים של פורד ללא בוהק

עדכון חדשות של מדע וטכנולוגיה, אלקטרוניקה חדשה

חומרים מעניינים של הספרייה הטכנית החופשית:

▪ מדור טלפוניה באתר. מבחר מאמרים

▪ מאמר בשבילי, עדיף לשתות, אבל להבין את העניין. ביטוי פופולרי

▪ מאמר מדוע הניאנדרטלים הוצגו בצורה שגויה בספרי לימוד במשך זמן רב? תשובה מפורטת

▪ מאמר פורמן. תיאור משרה

▪ מאמר סאבוופר BANDPASS עבור 75GDN-1-4. אנציקלופדיה של רדיו אלקטרוניקה והנדסת חשמל

▪ מאמר מטפחת עומדת ויד. פוקוס סוד

השאר את תגובתך למאמר זה:

כל השפות של דף זה

Arabic	Hebrew	Polish
Bengali	Hindi	Portuguese
Chinese	Italian	Spanish
English	Japanese	Turkish
French	Korean	Ukrainian
German	Malay	Vietnamese

בית | הספרייה | מאמרים | <font><font>מפת אתר</font></font> | ביקורות על האתר

www.diagram.com.ua
2000-2024